职责描述：

该候选人将成为英特尔中国联合研究院创新的RISC-V CPU开发团队的一员，该团队基于RISC-V建立领先的处理器系统解决方案。使用chisel/verilog语言进行CPU互联总线前端设计开发；参与CPU架构设计和spec定义；负责使用前沿领域技术对模块级进行设计和性能分析；协助验证工程师进行系统级仿真验证、覆盖率分析、FPGA验证、芯片调试；

任职要求：

1.计算机、电子信息、微电子等理工科相关专业；

2.熟悉CPU微体系结构者优先；

3.熟悉缓存一致性协议者优先；

4.有高性能CPU处理器、特定领域加速器等研发经验者优先；

5.熟悉Chisel、Verilog、SystemVerilog或UVM者优先；

6.具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力。

CPU IC前端设计

开发工程师

CPU互联总线

前端设计开发工程师

职责描述：

该候选人将成为英特尔中国联合研究院创新的RISC-V CPU开发团队的一员，该团队基于RISC-建立领先的处理器系统解决方案。使用chisel/verilog语言进行RISCV CPU设计开发；参与CPU架构设计和spec定义；负责使用前沿领域技术对模块级进行设计和性能分析；

协助验证工程师进行系统级仿真验证、覆盖率分析、FPGA验证、芯片调试；

任职要求：

1.计算机、电子信息、微电子等理工科相关专业；

2.熟悉CPU微体系结构者优先；

3.熟悉缓存一致性协议者优先；

4.具有向量化处理器开发经验者优先；

5.有高性能CPU处理器、特定领域加速器等研发经验者优先；

6.熟悉Chisel、Verilog、SystemVerilog或UVM者优先；

7.具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。

职责描述：

该候选人将成为英特尔中国联合研究院创新的RISC-V CPU开发团队的一员，该团队基于RISC-V建立领先的处理器系统解决方案。主导处理器架构设计，Spec定义并指导团队进行架构开发。

任职要求：

1.计算机、电子信息、微电子等理工科相关专业；

2.熟悉CPU微体系结构各个方面；

3.有高性能CPU处理器、特定领域加速器等研发经验

4.熟悉Chisel、Verilog、SystemVerilog或UVM者优先；

5.具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。

职责描述：

该候选人将成为英特尔中国联合研究院创新的RISCV CPU开发团队的一员，该团队基于RISCV建立领先的处理器系统解决方案。将负责大规模分布式FPGA系统设计，开发调试以及芯片IP功能验证。

任职要求：

1.2年以上的实践经验，熟练掌握EDA FPGA综合、调试和分割工具 - Synplify, Chipscope, Certus, Protolink, Identify等。

2. 2年以上逻辑/RTL设计和验证（VHDL，Verilog，System Verilog）的经验；

3.具有RTL仿真工具流程（VCS，NCSIM等）的实践经验；

4.具有CPU验证经验者优先；

5.熟悉缓存一致性协议者优先；

6.熟练掌握脚本语言（Perl, Python等）优先；

7.具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力。

FPGA 芯片

验证及开发工程师

CPU内核

验证及设计工程师

职责描述：

该候选人将负责一个创新的人工智能视觉系统的软件开发工作。

以下是本职位的工作重点。

• 设计，开发和优化基于计算机视觉和机器学习的解决方案。

• 研究计算机视觉/机器学习相关前沿算法, 跟踪并引入最新的算法到产品。

任职要求:

1.有钻研精神，探索能力强。有浓厚的研究和实践的兴趣，敢于尝试新方法。

2.计算机及相关专业优秀硕士或博士学历。

3.有图像处理/计算机视觉/机器学习的项目实践经验，包括但不限于，物体检测/跟踪/识别，行为检测识别图像/视频内容理解等。

4.精通至少一种深度学习框架，如Tensorflow/Pytorch/ Keras等。

5.熟悉Linux工作环，熟练掌握C++/Python等至少一种编程语言。

6.具有良好的数学基础和计算机视觉算法基础、熟悉常用图像处理方法、熟悉OpenCV。

7.拥有较好的沟通能力、团队合作精神，对待工作积极主动，踏实认真。

职责描述：

 该候选人将成为英特尔中国联合研究院创新的RISC-V CPU开发团队的一员，该团队基于RISC-V建立领先的处理器系统解决方案。

• 将负责高性能处理器CPU内核架构验证调试及开发。
• 根据项目需求制定相应的验证计划，能建立Testbench并开发testcase，保证功能验证分阶段按时交付，输出覆盖率分析报告、回测测试报告等；

任职要求：

1.2年以上逻辑/RTL设计和验证(VHDL，Verilog，System Verilog）的经验

2.精通Verilog/System Verilog，以及UVM验证方法学

3.具有RTL仿真工具流程（VCS，NCSIM等）的实践经验

4.具有CPU验证经验者优先；

5.具有Formal验证方法学经历者优先；

6.熟悉芯片验证流程，具备SoC或复杂IP的验证经验者优先；

7.熟悉FPGA验证流程者优先；

8.熟练掌握脚本语言（Perl, Python等）优先；

9. 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力。